昭和電工マテリアルズ株式会社

ニュースリリース

2017年1月12日
日立化成株式会社

半導体実装材料・プロセスのオープンイノベーションを促進するオープン・ラボの
移転・機能強化について−最先端装置を揃えたオープン・ラボの規模を約3倍に拡大して新川崎へ−

日立化成株式会社(本社:東京都千代田区、執行役社長:丸山 寿、以下、日立化成) は、お客さま、装置メーカー、材料メーカーと連携し、半導体実装材料・プロセスのオープンイノベーションを促進するオープン・ラボ(茨城県つくば市)の機能を強化すべく、神奈川県川崎市(新川崎)に移転します。最先端の半導体実装装置を導入し、規模を約3倍に拡大した新しいオープン・ラボ「パッケージングソリューションセンタ(仮称)」の本格稼働は2018年8月を予定しています。

日立化成は、他の化学メーカーに先駆け、1994年にオープン・ラボの前身となる「実装センタ」を設立し、実装材料の評価・解析を自社で行うことによる実装材料の開発促進と、お客さまへのタイムリーな提供を行ってきました。2014年には直径300mmウエハーに対応可能な実装・評価装置を拡充し、オープン・ラボとして運営を開始することで、お客さま、装置メーカー、材料メーカーとの協創を進め、先端パッケージの早期実現に向けた最適な実装材料・プロセスを構築してきました。 2016年12月末までに、延べ400社以上のお客さまにお越しいただいており、また、一例として、メモリーチップの実装に用いられるダイアタッチフィルムの開発期間を、従来の三分の一に短縮するなどの成果も挙げています。

一方で、チップの薄型化、配線の微細化、市場拡大が期待されているファンアウトパッケージをはじめとする最先端パッケージの採用拡大等、今まで以上に半導体パッケージング実装技術への期待が大きくなっています。最適な実装材料・プロセスを研究開発し続けていくためには、最先端の実装装置の導入が不可欠であることから、より規模を拡大し、機能を強化するとともに、利便性が高い新川崎に移転することを決定しました。

「パッケージングソリューションセンタ」は、次世代パッケージの研究開発を加速するための最先端の実装装置を設置したクリーンルーム、実験スペース、さらにはお客さま、装置メーカー、材料メーカーとともに、次々世代パッケージを評価するためのコンソーシアム専用スペース等から成り、その総面積は、既存の約3倍の約4,900m2になります。そのうち、クリーンルームは現在の400m2から1200m2強へと約3倍に拡張し、直径300mmウエハーサイズから600mm角パネルサイズまで対応する最先端の半導体実装装置を導入します。これにより、最先端のウエハーの加工方法であるレーザーダイシング*1やパネルレベルのステッパー*2による微細配線形成、さらに2.5D実装*3、3D実装*4、FOWLP*5、FOPLP*6の試作、評価を「パッケージングソリューションセンタ」で一貫して行うことが可能になります。こうした機能強化により、複数プロセスの実装材料の最適な組み合わせ提案やプロセス条件を含めた使い方提案等、トータルソリューションの提供をより一層加速します。 また、移転先の新川崎は東京駅から電車で約20分、羽田空港から車で約30分と、国内・外からもアクセスが良好なため、お客さま、装置メーカー、材料メーカーとの一層の協創が期待されます。さらに、新川崎地区に集積している多数の半導体関連企業・大学等との連携や、最先端の半導体実装装置等を設置するコンソーシアム専用スペースを活用することでオープンイノベーションのさらなる促進も期待しています。

日立化成は、強みである広範な材料技術力に一段と磨きをかけ、ハイエンド分野における新製品・新事業の創出に継続的に取り組んでまいります。2018中期経営計画において、事業をグループ化することで、戦略を共有でき、グローバルに競争力を発揮できる事業を「クラスター」としてグローバルトップシェア事業に育てることを戦略としています。今回の「パッケージングソリューションセンタ」を実装材料クラスターの戦略的拠点とし、材料の提供にとどまらず、プロセスを含めた総合的なソリューション・プロバイダーとして、お客さま、装置メーカー、材料メーカー各社とともにオープンイノベーションに取り組み、新規最先端パッケージの実現に貢献してまいります。

パッケージングソリューションセンタ(仮称)
拠点名 パッケージングソリューションセンタ(仮称)
所在地 神奈川県川崎市幸区新川崎
事業内容 半導体実装材料・プロセスの研究開発
延べ床面積 約4,900m2(クリーンルーム:1200m2
本格稼働(予定) 2018年8月
*1
ダイシングとは、半導体のウエハー上に形成された集積回路などを、ダイシングソー(シリコンガラス・セラミックなどの被加工物を、工業用ダイヤモンドを埋め込んだ回転刃を用いて高精度に切断する装置)でウエハーを切削して切り出し、チップ化すること。
*2
ステッパーとは、シリコンなどのウエハー上に回路を焼き付けるため、ウエハー上を移動しながら回路パターンを投影レンズにより投影露光する装置。
*3
2.5D実装とは、シリコンインタポーザーの上にICチップを並列配置して作製する技術。
*4
3D実装とは、TSV(Through Silicon Via:シリコン貫通電極)を用いてチップを積層する技術。
*5
FOWLP(Fan Out Wafer Level Package)とは、半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作る「ウエハーレベルパッケージ」の一種で、パッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げることができるパッケージ。
*6
FOPLP(Fan Out Panel Level Package)とは、上記FOWLPがウエハーレベルで実装するのに対し、パネルレベルで実装するパッケージ。ウエハーより大きなサイズのパネルを使用することで、一度に多くのチップを実装することができ、生産性が向上するため、パッケージコスト低減につながる。

以上